JP 62-122275

DIALOG(R) File 347: JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 02205375

MIS TYPE SEMICONDUCTOR DEVICE

PUB. NO.:

62 -122275 [JP 62122275 A]

PUBLISHED:

June 03, 1987 (19870603)

INVENTOR(s):

YAMAMOTO HIDEKAZU

ASAI SOTOHISA IWADE SHUHEI

YUYA NAOKI

APPLICANT(s): MITSUBISHI ELECTRIC CORP [000601] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

60-262749 [JP 85262749]

FILED:

November 22, 1985 (19851122)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS);

R098 (ELECTRONIC MATERIALS -- Charge Transfer Elements, CCD &

BBD)

JOURNAL:

Section: E, Section No. 554, Vol. 11, No. 341, Pq. 141,

November 07, 1987 (19871107)

ABSTRACT

PURPOSE: To eliminate the effect of an interface level and to obtain a highly reliable semiconductor device, by changing the composition of amorphous semiconductors, and providing the minimum value of a forbidden band at a part inner than the interface between an insulating film and the semiconductor.

CONSTITUTION: On an insulating substrate 5, a gate electrode 6 is formed. A gate insulating film 1, amorphous semiconductors, e.g., amorphous silicon carbide layers 2 and 4, and an amorphous silicon layer 3 are formed in the same film growing tank. Thereafter, source and drain electrodes 7 and 8 are formed. By forming the amorphous semiconductors having the different forbidden bands at the interface between the insulating film and the semiconductors, a potential well is formed. Since carrier charge is present in this well, the effect of the interface level is not received. In the MIS type FET having such a structure, a current path is formed as shown by an arrow, and the effect of the interface level is not exerted, too.

⑩日本国特許庁(JP)

⑩ 特許出願公開

砂公開特許公報(A)

昭62-122275

@Int,Cl.⁴

職別記号

厅内整理番号

❷公開 昭和62年(1987)6月3日

H 01 L 29/78

8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

Ø発明の名称 MIS型半導体装置

到特 顧 昭60-262749

❷出 顧 昭60(1985)11月22日

伊丹市環原4丁目1番地 三菱電機株式会社エル・エス・ 山本 秀 和 砂発明 者 アイ研究所内 港 井 外 伊丹市瑞原4丁目1番地 三腰電機株式会社エル・エス・ **⊕** 明 者 アイ研究所内 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ 砂発 蚏 岩 Ш 秀 アイ研究所内 伊丹市環境4丁目1番地 三菱電機株式会社エル・エス・ **€** 明 촦 設

アィ研究所内

⑪出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

创代 瑆 人 弁理士 大岩 增雄 外2名

明 福 暫

1、発明の名称

MIS型半導体整體

2. 修許設求の領囲

- (1) 弁務役半導体とゲート絶額膜とゲート循係からなるMIS型半導体装置において、前配非農 気半導体の組成を変化させ無線膜ー半導体界面上 り内側に原例性幅の最小値をもたせたことを特徴 とするMIS型半導体装置。
- (2) 非晶質半導体が3階からなり、中央層の特制が幅が低小であることを特別とする特許関求の範囲部(1)項記載のMIS悪料等体数数。
- 3. 発明の詐細な説明

〔型常にの利用分野〕

との処明は、悪体操物案子のスイッチング業子や、液晶ディスプレイの駆職業子に用いられるが の関当場体を用いたMIS型半導体を開出関する ものである。

(従来の資源)

第3回はエレタトロニクス レークオ(Electronics Letters)

vol. : B (I 9 B 2) P 5 9 9 に示された逆火の非品質半導体を用いた M I 5 型 P B T の断面図であり、固において、 1 はゲート地線線、 3 は非晶質ンリコン、 5 は転線基板、 6 ほチャネルを制御するゲート電極、 7 、 8 は遺滅を取り出すソース、ドレィン電極である。

次に動作について製明する。ドレイン電極目から、ソース電腦アに連する電流過路を矢印で示してある。電流は非晶質レリコン3中を一度能方向に通り、ゲート地域製「の界面に運する。その後、電流は他様腰一半導体の界面に形成されたチャネルを通りソース部に建し、再び散方向に流れ、ソース電腦アより外部に取り出される。

【発明が解決しようとする両郷点】

世来のMIS型半導体装置に以上のように構成され、価作しているので、昇瀬準位の影響を強く 受け、アレイン電磁が長時間にわたり減少型のドリットを示す等の開戦点があった。

との発明は、上記のような問題点を解消するためになされたもので、チャネル機域を絶疑膜一半

特開昭62-122275 (2)

線体界面から違ぎけ、界面単位の影響をなくする とができる非晶質半導体を用いたMIS型半導体 装置を得ることを目的とする。

【問題点を解決するための手数】

この預明に係る非異型半導体を用いたMIS型半導体装置は、非器型半導体の組成を変化をせ、 接触・半導体界面より内部に無例份幅の最小値 をもたせたものである。

[作用]

この発明においては、非属質半準件の類別帯線の変化により、絶疑膜ー半導体評面から離れたと ころにボチンシャルの井戸が形成される。キャリア機関は、この部分に存在するため、昇頭準位の 影響を受けないようにする。

(突 能 瞬)

第1回はその発明の一英族例である非晶質半導体を用いたMIS型ドETの新面型であり、第2 図はその発明における特徴的なパンド図である。

第1回において、1はゲート物種数、2,4は 非磁質半導体、例えば非晶質数化シリコンであり、 3は非風質シリコンである。絶解語板5上にゲート電極6 形成し、ゲート絶難膜1、非風質形異体すなわら卵品質度化シリコン2、4 および非愚質シリコン3 を買っの成職権内で推翻した後、ソース、ドレイン電腦7、8を形成する。

第2関に示したように、 総縁酸ー半導体界面に 類制徘徊の異なるアモルファス半導体を形成する ことにより、ポテンシャルの非戸が形成される。 するとキャリア電傅に、その井戸に存在するため、 界面単位の影響を受けないようになる。

てのような構造をもつMIS起下正Tにおいては、電流通路は割1回の矢印のどとくなり、やはり卵 西面位の影響を受けないようになる。なお、第2 関で、B』は伝導符、E』は低電子符、E』はフェルミンベルを示す。

なお、上記実施例では、非品質半導体として非 品質炎化シリコンおよび非晶質シリコンを用いた ものを示したが、施利裕幅の大きな半導体に非品 質量化レリコン、誘例符幅の小さな半導体に非品 質レリコンゲルマニウム、pa品質シリコンスズモ

用いてもよい。さらに鎮側帯幅の変化は、殻階的なものではなく、逆線的なものでもよい。

また上記更進興ではケート電極Bとソースを係るファスを係るとソースを係るとソースを係るといるのは、アレイン電極Bとソース電極7、ドレイン電極Bが、同じ個にあるコプレーデ電極構
対のMIS型ドビTやCCD等の他のMIS型半 等体装置であってもよく、上記実施例と関係の効果を実する。

[発明の効果]

この発明は以上説明したとおり、MIS 構造 9 が制形像の異なる非腐質 半導体で形成し 類例帯幅 の最小値が聴程膜ー半導体界面より内部にもたせ たので、界面単位の影響をなくすととができ、信 関性の質い半導体装置が得られる効果がある。

4.包荷の街単な説明


第1回はこの発明の一度機例によるMIS型と ででを示す断面図、第2回はこの発明における特徴的なパンド図、第3回は従来のアモルファス半 禅体MIS壁でBTを示す前面回せある。

図において、1 はゲート動種膜、2、4 は景刻 旧様の大きな非晶質半導体、3 は景刻研幅の小さ な非晶質とリコンである。

なお、各層中の関ー符号は関一または相当部分 を示す。

代理人 大 岩 増 唯 (外 8 名)


Ŋ. 2 第



兟

 \mathbf{z}

镢



膏(日茲)

特許庁長官院

ili

1. 事件の表示

特額昭 80-282748サ

2、発明の名称

WIS遊水塩伊茶菜

3、補正をする者

神許出離人 事件との関係 東京都千代田区丸の内二丁目2番3号 住 所 (601) 三菱電機株式全社 名 粹 代查费 宓 枝 守 哉

型 人 住所 4. (*) 🥦

東京都千代田区丸の内二丁目2番3年

三菱電優株式会社內

(7375) 弁理士 大 岩 増 雄 (准新元G)(213) 342[刊示]



5 . 粘正の対象

明細書の発明の詳細な説明の細

- 8、測正の内容
- (1) 明和書路1頁20行の「レータズ」を、「 レターズ」と福正する。
- (2) 同じく路2貫10行の「ゲート絶難膜しの **界面」を、「ゲート絶縁級⊺との界面」と碼正す** δ.
- (2) 同じ(路3頁14行の「受けないようにす る、」を、「受けないようになる。」と補正す
- (4) 同じく郎5頁14行の「最少値が」を、「 最少値を」と特正する。